CXL 記憶體擴展
JH-CX5 · CXL 2.0 Type-3 · E3.S · 64–256GB
JH Semiconductor MemoryLink CXL 記憶體擴展模組（JH-CX5），採用 CXL 2.0 Type-3、E3.S EDSFF 形態，64/128/192/256GB，目標 32 GB/s，面向記憶體擴展、池化、AI 與雲基礎設施。當前為合作控制器 + 固定 DRAM BOM 的合作預研階段。
規格對比
| 型號 | 類型 | 介面 | 容量 | 關鍵規格 |
|---|---|---|---|---|
| CXL 2.0 内存扩展模组 | CXL 2.0 | CXL 2.0 Type-3（E3.S） | 64 / 128 / 192 / 256GB | CXL 2.0 · 目標 32 GB/s |
基礎型號固定：型號不隨 DRAM / RCD / PMIC 供應商變化，供應鏈差異僅用 G / D 版與硬體修訂後綴區分
固定 BOM：同一訂單、同一批次不混用顆粒、RCD、PMIC 與 PCB，任何變更走 PCN
先 G 後 D：國際原廠 BOM 先完成相容與交付閉環，國產化 BOM 並行認證合格後發佈 D 版
平臺 QVL：任何“相容 Intel/AMD/國產 CPU”都落到具體伺服器/主機板型號與測試記錄
全數檢查、逐條老化測試與批次追溯，5 年有限質保
規格資料截至 ，以各型號頁面與官方產品指南為準。
常見問題
CXL 記憶體擴展模組的形態、介面與容量是什麼？
JH-CX5 採用 E3.S（EDSFF）形態，CXL 2.0 Type-3 協議，PCIe 5.0 ×8 鏈路，DDR5 介質，提供 64 / 128 / 192 / 256GB 四檔容量。
頻寬與訪問延遲目標是多少？
目標頻寬 32 GB/s，訪問延遲目標 250–300 ns，採用端到端 ECC 與 CXL 鏈路 CRC；DDR5 側時序 46-45-45。
適合什麼場景，對平臺有什麼要求？
面向記憶體擴展/池化、AI 伺服器與雲資料中心，需 CXL 2.0 伺服器平臺聯合驗證；當前為合作控制器 + 固定 DRAM BOM 合作預研（P2 專案制）。