CXL 内存扩展
JH-CX5 · CXL 2.0 Type-3 · E3.S · 64–256GB
JH Semiconductor MemoryLink CXL 内存扩展模组（JH-CX5），采用 CXL 2.0 Type-3、E3.S EDSFF 形态，64/128/192/256GB，目标 32 GB/s，面向内存扩展、池化、AI 与云基础设施。当前为合作控制器 + 固定 DRAM BOM 的合作预研阶段。
规格对比
| 型号 | 类型 | 接口 | 容量 | 关键规格 |
|---|---|---|---|---|
| CXL 2.0 内存扩展模组 | CXL 2.0 | CXL 2.0 Type-3（E3.S） | 64 / 128 / 192 / 256GB | CXL 2.0 · 目标 32 GB/s |
基础型号固定：型号不随 DRAM / RCD / PMIC 供应商变化，供应链差异仅用 G / D 版与硬件修订后缀区分
固定 BOM：同一订单、同一批次不混用颗粒、RCD、PMIC 与 PCB，任何变更走 PCN
先 G 后 D：国际原厂 BOM 先完成兼容与交付闭环，国产化 BOM 并行认证合格后发布 D 版
平台 QVL：任何“兼容 Intel/AMD/国产 CPU”都落到具体服务器/主板型号与测试记录
全数检查、逐条老化测试与批次追溯，5 年有限质保
规格数据截至 ，以各型号页面与官方产品指南为准。
常见问题
CXL 内存扩展模组的形态、接口与容量是什么？
JH-CX5 采用 E3.S（EDSFF）形态，CXL 2.0 Type-3 协议，PCIe 5.0 ×8 链路，DDR5 介质，提供 64 / 128 / 192 / 256GB 四档容量。
带宽与访问延迟目标是多少？
目标带宽 32 GB/s，访问延迟目标 250–300 ns，采用端到端 ECC 与 CXL 链路 CRC；DDR5 侧时序 46-45-45。
适合什么场景，对平台有什么要求？
面向内存扩展/池化、AI 服务器与云数据中心，需 CXL 2.0 服务器平台联合验证；当前为合作控制器 + 固定 DRAM BOM 合作预研（P2 项目制）。