CXL メモリ拡張
JH-CX5 · CXL 2.0 Type-3 · E3.S · 64–256GB
JH Semiconductor MemoryLink CXL メモリ拡張モジュール（JH-CX5）。CXL 2.0 Type-3・E3.S（EDSFF）、64/128/192/256GB、目標 32 GB/s。メモリ拡張・プーリング・AI/クラウド基盤向け。現在はパートナーコントローラ + 固定 DRAM BOM の共同先行研究段階。
仕様比較
| モデル | タイプ | インターフェース | 容量 | 主要スペック |
|---|---|---|---|---|
| CXL 2.0 内存扩展模组 | CXL 2.0 | CXL 2.0 Type-3（E3.S） | 64 / 128 / 192 / 256GB | CXL 2.0 · 目标 32 GB/s |
CXL 2.0 内存扩展模组
タイプ: CXL 2.0
インターフェース: CXL 2.0 Type-3（E3.S）
容量: 64 / 128 / 192 / 256GB
CXL 2.0 · 目标 32 GB/s
基本型番は固定。DRAM/RCD/PMIC ベンダーで型番は変えず、供給差は G/D 版とハード改訂サフィックスのみで区別
固定 BOM：同一注文・同一ロットでダイ/RCD/PMIC/PCB を混在させず、変更は PCN で管理
G 版優先：国際大手 BOM で互換性と納入を先に確立し、国産化 BOM は並行認証後に D 版としてリリース
プラットフォーム QVL：「Intel/AMD/国産 CPU 対応」は具体的なサーバー/ボード型番と試験記録に落とし込む
全数検査・全数バーンイン・ロットトレーサビリティ、5年限定保証
仕様データ基準日 。詳細は各モデルページと公式製品ガイドをご参照ください。
よくある質問
CXL メモリ拡張モジュールのフォームファクタ・インターフェース・容量は？
JH-CX5 は E3.S（EDSFF）フォームファクタ、CXL 2.0 Type-3 プロトコル、PCIe 5.0 ×8 リンク、DDR5 メディアで、64 / 128 / 192 / 256GB の4段階を提供します。
帯域と遅延の目標は？
目標帯域 32 GB/s、アクセス遅延目標 250–300 ns。エンドツーエンド ECC と CXL リンク CRC を備え、DDR5 側タイミングは 46-45-45 です。
用途とプラットフォーム要件は？
メモリ拡張/プーリング、AI サーバー、クラウド向けで、CXL 2.0 対応サーバープラットフォームとの共同検証が必要です。現在はパートナーコントローラ + 固定 DRAM BOM の共同先行研究段階（P2）です。