| 記憶體技術 | CXL 2.0 |
|---|---|
| 模組類型 | CXL 2.0 Type-3(E3.S) |
| 速率 | CXL 2.0 · 目標 32 GB/s |
| PC 等級 | — |
| 容量 | 64 / 128 / 192 / 256GB |
| Rank / 組織 | — |
| 顆粒密度 | DDR5 16 / 24 / 32 Gb |
| 資料位寬 | CXL.mem(DDR5 介質底座) |
| ECC 糾錯 | 端到端 ECC + CXL 鏈路 CRC |
| 關鍵晶片 | CXL 控制器 · DDR5 DRAM · PMIC · SPD |
| 理論頻寬 | 32 GB/s(目標 / target) |
| CL / 主要時序 | DDR5 側 46-45-45 |
| 電壓 | — |
| CXL 鏈路 | PCIe 5.0 ×8 |
| 訪問延遲目標 | 250 – 300 ns |
| 外形尺寸 | EDSFF E3.S |
| 引腳數 | E3.S (EDSFF) |
| 工作溫度 | 0 ~ 85°C(C 版 / commercial) |
| 存放溫度 | -55 ~ 100°C(以器件評級為準) |
| 質保 | 3 年有限質保 |
| 平臺支援 | 支援 CXL 2.0 的伺服器平臺(聯合驗證) |
| 目標市場 | 記憶體擴展、池化、AI 與雲基礎設施 |
| 產品階段 | P2 專案制 / 驗證 |
*1 不同容量與測試平臺下,讀寫值可能略有差異。 *2 可針對特定應用進行定製。