競品對標分析

從 EVT 到量產:關口判據、返工點與測試節拍

作者:軍航科工半導體EVT階段 / 韌體凍結 / BOM凍結

真正吃時間的不是硬體設計,而是韌體功能補齊後的穩定性迴歸與以周為單位推進的可靠性驗證。有效的階段關口必須有能卡住專案的判據,而不是一次評審會加一頁紀要。

時間到底花在哪裡

企業級 SSD 的開發週期不是被硬體設計撐長的,PCB 打樣與主控點亮通常只佔前面一小段。真正吃時間的是兩段:一是韌體功能補齊之後的穩定性迴歸,企業級功能基線裡的每一項——PLP、端到端保護與 T10 DIF/DIX、多命名空間、NVMe-MI、TCG OPAL 與 Sanitize、Telemetry、線上升級/回滾、低延遲 QoS、熱插拔——都要先單獨驗證再做交叉驗證,因為這類缺陷往往只在組合場景下暴露;二是可靠性與相容性驗證,高低溫循環、TBW 加速寫入、上千次異常掉電這類測試本身就以周為單位推進。兩段都無法靠增加人手線性壓縮。軍航科工的企業級 SSD 平臺目前正處在產品定義/EVT 階段,目標節點 2026 Q4–2027 Q1,工程驗證在內部平臺 JH-E4U-C 上進行。

關口不是里程碑,是能卡住專案的判據

有效的階段劃分要求每道關口都有明確的通過標準與可歸檔的證據,而不是一次評審會加一頁紀要。設計驗證關口回答效能、功耗與訊號完整性是否達標;韌體凍結關口之後只允許合入明確定級的缺陷修復,任何功能變更都要重新走完整迴歸;BOM 凍結之後主控、NAND、DRAM 與關鍵器件的料號被鎖定,替代料必須重新驗證而不是等價放行。關口的全部意義在於把返工成本擋在前面——韌體凍結後才發現的一個 PLP 缺陷,代價是整輪可靠性測試重跑。型號名已於 2026-07-22 固定,此後容量、NAND、控制器、韌體與 BOM 的變化只通過 SKU、PN、Revision 與 ECN 管理,正是同一套約束在命名層面的體現。

最容易出問題的三處

  • NAND 批次差異:同一料號不同晶圓批次的誤碼分佈與讀電壓最優點會漂移,韌體的 Read Retry 表與 LDPC 策略必須按批次整定,否則未來試產階段的良率會毫無預兆地掉下來。
  • 整機相容性:BIOS/BMC 版本、熱插拔時序與鏈路訓練在不同伺服器平臺上的差異遠超預期,只能靠矩陣化驗證覆蓋,不能靠抽樣推斷。
  • 測試節拍:測試一旦成為瓶頸,量產計劃就無從談起。自研的 JH-ZS101 智慧測試裝置單次可測 600 片 SATA SSD 或 480 片 NVMe SSD,整合開卡、老化等五項流程並支援分區溫控與遠端網路開關機,正是為了把這一環的產能提前備好。

先跑通產品化,再換主控

主控路線因此分兩步走:先以外部 Gen4 企業級主控搭配自研韌體完成一輪完整的產品化閉環,把韌體架構、驗證方法與量產測試體系整體跑通,再向自研主控平臺 JHC400 演進。把系統級經驗前置到晶片定義,是這條路線選擇先後順序的主要理由——反過來做,晶片流片之後才發現的架構級約束幾乎沒有補救餘地。

關鍵詞
EVT階段韌體凍結BOM凍結NAND批次整定JH-ZS101測試裝置JHC400主控軍航科工