主控晶片架構

AES-256 引擎放在資料通路哪一級:自加密盤的架構取捨

作者:軍航科工半導體AES-256 / TCG OPAL / 自加密盤

把加密引擎串在主機 DMA 與介質編碼之間,是頻寬與延遲預算共同決定的結果。本文討論金鑰層級、OPAL 鎖定區間與命名空間的邊界對齊,以及加密同透明壓縮、安全擦除之間的相互約束。

引擎串在資料通路的哪一級

自加密盤的變換動作有三個可選插入點:主機側軟體、主控內部資料通路,或更靠近介質的位置。企業級產品選第二種——AES-256 引擎串在主機 DMA 與介質編碼之間,資料進出都在硬體流水線內完成。理由首先是頻寬:整條產品線規劃的最高順序讀為 14,500 MB/s,任何需要 CPU 介入的加解密在這個速率下都會成為瓶頸。其次是延遲的可預算性:流水線內的硬體引擎按線速工作,對讀寫路徑貢獻一個固定值,而不是隨負載變化的抖動源。

金鑰不出主控

介質加密金鑰在主控內部生成並使用,不經主機介面暴露。使用者憑證派生出的金鑰只用來包裹介質金鑰,包裹後的密文存放在主控安全區域,掉電不丟失,上電後需通過認證才能解開。這個層級設計有一個直接好處:更換口令只需重新包裹一次,不必把盤上資料重寫一遍。

OPAL 的鎖定區間與命名空間不是一回事

TCG OPAL 的鎖定區間按 LBA 範圍劃分,各自持有獨立的訪問憑證與鎖定狀態;NVMe 多命名空間則是邏輯裝置層面的切分。兩者可以疊加,但邊界必須在配置階段對齊,否則會出現一個命名空間橫跨兩個鎖定區間、上電後半邊可讀半邊不可讀的情況。配合 Secure Boot,韌體鏡像本身處在簽名校驗鏈內,避免加密能力被替換過的韌體繞過。

與壓縮、擦除的相互約束

順序不能顛倒。透明壓縮型號必須先壓縮再加密——密文的熵接近隨機,壓縮率會歸零。安全擦除則從另一個方向利用同一套金鑰層級:介質金鑰一旦失效,盤上密文就失去可解性,這正是金鑰不出主控這一設計帶來的連帶收益。三項能力共用同一套金鑰管理,其中任何一項的設計變更都要求另外兩項重新驗證。上述規格與能力目前都是規劃目標,作為企業級功能基線的一部分,正在工程平臺上隨主控與韌體方案逐項落地。

關鍵詞
AES-256TCG OPAL自加密盤金鑰層級Secure Boot透明壓縮軍航科工