HBM技術演進
HBM（High Bandwidth Memory）採用TSV（矽通孔）技術將多層DRAM die垂直堆疊，通過寬位寬（1024bit）的矽中介層（Silicon Interposer）與GPU/AI晶片互連，實現遠超傳統DDR的記憶體頻寬。
HBM3E（當前主流）：單顆頻寬1.18TB/s，容量36GB（12層堆疊），功耗效率較HBM3提升約30%，主要搭配NVIDIA H200和AMD MI325X。
HBM4（2026年量產）：單顆頻寬預計達2TB/s以上，容量48-64GB（16層堆疊），引入邏輯層定製化設計，允許AI晶片廠商在HBM的基礎邏輯層整合定製功能，預計首先搭配NVIDIA B300系列。
供應鏈格局：寡頭壟斷與產能爭奪
全球HBM市場由SK海力士（約50%份額）、三星（約40%份額）和美光（約10%份額）三家壟斷。由於HBM的製造工藝極其複雜（需要TSV刻蝕、晶圓減薄、混合鍵合等先進封裝技術），新進入者面臨極高的技術壁壘。
2026年，三大廠商的HBM產能已被NVIDIA、AMD、Google等AI晶片巨頭通過長期合約鎖定。HBM的供應緊張程度遠超普通DRAM，交貨週期長達6-9個月，且價格不透明（通常與AI晶片打包銷售）。
對DRAM產業的影響
HBM的高利潤率（毛利率估計在50-60%，遠超普通DRAM的30-40%）正在吸引三大廠商將更多產能轉向HBM生產。由於HBM使用的DRAM die面積是普通DDR5的2-3倍，HBM產能的擴張直接擠壓了DDR5和LPDDR5的供給，進一步加劇了整體DRAM市場的供應緊張。
分銷商的機會
雖然HBM本身主要由原廠直供AI晶片公司，但HBM需求的爆發對整個儲存產業鏈產生了深遠影響：DDR5伺服器記憶體的供需緊張為分銷商創造了套利空間；AI伺服器的快速部署帶動了企業級SSD的需求；HBM測試和驗證環節需要大量的測試裝置與輔助儲存器件。
軍航科工半導體持續跟蹤HBM技術和市場動態，為客戶提供AI算力產業鏈的全方位儲存解決方案。